+86-755-82561458
Kodu / Tooted / Mälu / DDR SDRAM / Üksikasjad
video

K4Z80325BC-HC14

GDDR6 SGRAM-i kiire liides on optimeeritud punkt-punkti ühenduste jaoks hostikontrolleriga. On-die Termination (ODT) on ette nähtud kõikidele kiire liidese signaalidele, et kõrvaldada vajadus süsteemis lõpptakistite järele.GDDR6 kasutab kiire töö saavutamiseks 16n eellaadimisarhitektuuri ja DDR-liidest. Seadme arhitektuur koosneb kahest 16 biti laiusest täiesti sõltumatust kanalist. GDDR6 töötab diferentsiaalkellaga CK_t ja CK_c. CK on mõlema kanali jaoks ühine. Käsk ja aadress (CA) registreeritakse igas CK tõusvas servas ja igas CK langevas servas. Seal on nii ühe- kui ka mitmetsüklilised käsud. Üksikasju vaadake käsu tõesuse tabelist.

Kirjeldus


Funktsioonid


• 2 eraldiseisvat sõltumatut kanalit punkt-punkti liidesega andmete, aadressi ja käskude jaoks

• Pool CA andmeedastuskiiruse diferentsiaalkella sisendid CK_t/CK_c CMD/ADD (CA) jaoks 2 kanali kohta

• Neli poole andmeedastuskiiruse diferentsiaalkella sisendit WCK_t/WCK_c, millest igaüks on seotud andmebaidiga (DQ, DBI_n, EDC) kanalis

• Double Data Rate (DDR) andmed (seoses WCK-ga)

• Double Data Rate (DDR) käsuaadress (seoses CK-ga)

• 16 sisepanka

• 4 pangagruppi tCCDL=3 tCK ja 4 tCK jaoks

• 16n eellaadimisarhitektuur: 256 bitti massiivi lugemis- või kirjutamisjuurdepääs kanali kohta

• Sarivõtte pikkus: ainult 16

• Programmeeritav READ latentsus: 9 kuni 31 tCK

• Programmeeritav WRITE latentsus: 5 kuni 8 tCK

• WRITE andmemaski funktsioon CA siini kaudu (ühe-/kahebaidine mask)

• Andmesiini inversioon (DBI) ja käsuaadressi siini inversioon (CABI)

• Käsu aadressi koolitus: käsu aadressi sisendi jälgimine DQ/DBI{0}}n/EDC signaalide abil

• WCK2CK kella treenimine faasiteabega EDC signaalide abil

• Andmete lugemise ja kirjutamise koolitus READ FIFO kaudu (sügavus 6)

• READ FIFO mustri eellaadimine LDFF käsuga

• Otsige kirjutamisandmete laadimine READ FIFO-sse WRTR-käsuga

• READ FIFO järjestikune lugemine käsuga RDTR

• Andmeedastuse lugemise/kirjutamise terviklikkus, mis on tagatud tsüklilise liiasuskontrolliga, kasutades kas poole või täieliku andmeedastuskiiruse CRC-d

• READ/WRITE EDC sisse/välja režiim

• Programmeeritav EDC hoidmismuster CDR-i jaoks

• Programmeeritav CRC READ latentsus=1 kuni 4 tCK ja CRC WRITE latentsus=10 kuni 16 tCK

• Madala energiatarbega režiimid

• Näiduga kiibil olev temperatuuriandur

• Automaatne eellaadimine iga sarivõtte juurdepääsu jaoks

• Automaatse värskendamise ja isevärskenduse režiimid

• 32 ms, automaatne värskendamine (16 000 tsüklit)

• Temperatuurianduriga juhitav isevärskendussagedus ja osaline massiivi isevärskendus

• Panga-/-2-pangapõhine värskendus

• On-die lõpetamine (ODT)

• ODT ja väljunddraiveri tugevuse automaatne kalibreerimine välise takistiga ZQ

• Programmeeritavad otsad ja draiveri tugevuse nihked (40 oomi kuni 60 oomi)

• Sisemine VREF andmesisendite ja programmeeritavate tasemetega CA sisendite jaoks

• Eraldi sisemine VREF CA (käsk / aadress) sisendite jaoks

• Müüja ID1 ja ID2 tuvastamiseks

• x16/x8 režiimi konfiguratsioon seadistatud sisselülitamisel EDC abil

• Pseudokanalirežiimi (PC-režiim) konfiguratsioon on seadistatud sisselülitamisel CA6-ga

• 1,35 V pluss /- 0.0405 V toide seadme tööks (VDD) (teatud osad toetavad 1,25 V pluss 0,0375 V)

• 1,35 V pluss /- 0.0405 V toide I/O liidese jaoks (VDDQ) (teatud osad toetavad 1,25 V pluss 0,0375 V)

• 1,8 pluss 0,108 V / - 0,054 V VPP toide

• 180 kuuliga 0,75 mm sammuga BGA-pakett

• IEEE1149.1-ga ühilduv piirikontroll


Kuum tags: k4z80325bc-hc14, Hiina, tarnijad, tootjad, hulgimüük, laos

Võtke ühendust tarnijaga